三星半导体:GAA FET和EUV是半导体领域的下一代重要突破。
关注半导体行业的人都知道，芯片性能提升的速度已经开始放缓。与此同时，工艺公司讨论了他们在减小制造芯片尺寸方面面临的一些挑战。虽然通常与摩尔定律的不断发展有关，但随着半导体工艺节点尺寸的减小，影响性能的因素会不断增加。
就在几个月前，三星半导体的代工业务宣布了晶体管设计的一项重大新进展，称为全能栅极(GAA)，预计将在未来几年内保持晶体管级半导体的发展。从根本上说，GAA提供了对基本晶体管设计的重新思考和重新架构，其中晶体管内部的硅沟道完全被栅极材料包围，而不是像三极管一样被栅极材料覆盖。就像FinFET设计一样，这种设计可以增加晶体管密度，增加沟道的缩放潜力。
整个科技行业都在期待半导体技术的提高，这将不断降低半导体的尺寸和功率，提高其性能。GAA与极紫外(EUV)光刻技术一起被认为是半导体制造领域的下一个重大技术进步，它为芯片产业从7纳米到5纳米再到3纳米提供了一条清晰的道路。
从技术上讲，由于GAA FET技术降低了电压，也为半导体代工业务提供了FinFET设计之外的方法。随着晶体管的不断缩小，电压调节被证明是最难克服的挑战之一，但GAA采用的新设计方法减少了这一问题。GAA晶体管的一个关键优势是，它可以降低由电压缩放引起的功耗，并提高性能。这些改进的具体时间表可能不会像行业以前那样快，但至少现在关于它们是否会来的不确定性可能会逐渐改变。对于芯片和设备制造商来说，这些技术进步为半导体制造的未来提供了一个更清晰的视角，应该会让他们有信心推进积极的长期产品计划。
GAA的时机也是科技行业的一个偶然因素。直到最近，半导体行业的大部分进展都集中在单芯片或单芯片SOC(片上系统)设计上，这是基于以单一工艺节点尺寸构建的硅芯片。当然，GAA将为这些类型的半导体提供重要的好处。此外，随着新的“小芯片”SOC设计的势头越来越大，这些设计组合了几个可以在不同工艺节点上构建的更小的芯片组件，这很容易被误解为晶体管级增强不会带来多大价值。事实上，有些人可能会认为，随着单个SOC被分解为更小的部分，对更小的制造工艺节点的需求将会减少。然而，事实更加复杂和微妙。为了使基于芯片组的设计真正成功，业界需要改进一些芯片组件的技术，并改进封装和互连，以将这些组件与所有其他芯片组件连接起来。
重要的是要记住，最先进的小芯片组件正变得越来越复杂。这些新设计要求晶体管密度可以通过3毫米GAA制造来提供。例如，特定的AI加速器，以及越来越复杂的CPU、GPU和FPGA架构，都需要他们能够集中的所有处理能力。因此，尽管我们将继续看到一些半导体元件停止在工艺节点的路线图中，并以更大的工艺尺寸稳定下来，但关键元件的连续工艺缩减需求仍在增加。
科技产业对半导体性能改善的依赖变得如此重要，以至于工艺技术的潜在放缓引起了相当大的关注，甚至对整个科技界产生了负面影响。虽然GAA带来的进步甚至还没有完全解决行业面临的挑战，但它们足以提供行业保持前进所需的发展空间。
据businesskorea报道，OEM咨询公司IBS在5月15日宣布，三星电子在GAA技术方面领先台积电一年，领先英特尔两到三年。GAA技术是下一代非存储半导体制造技术，被视为代工行业的突破。
三星被评价在FinFET工艺上领先于全球最大的代工企业台积电。FinFET工艺是目前主流的非存储半导体制造工艺。
这意味着三星在当前和下一代OEM技术方面领先于竞争对手。
三星于当地时间5月14日在美国圣克拉拉举行的2019三星OEM论坛上宣布，将于明年完成GAA工艺开发，并于2021年开始量产。