如何将10M时钟倍频为20M输出，时钟由晶振提供。芯片为actel公司的FPGA A3P125，应用软件为Libero9.0。

1，首先你得建一个工程，比如最简单的分频工程；

2.配置要求(后面两个触发源我们会用到):1)PLL输入时钟clk02)复位信号areset(记住是高电平有效)。都设为输入3) C0: PLL输出时钟，也就是你倍频后的20M 4)锁定信号，高电平表示输出稳定。

3.PLL的配置过程:1)。打开Qusartus >；工具& gt大向导插件管理器。

2)选择第一项，创建一个新的...然后单击下一步。

3)打开选择a中的I/O下拉框...在左边，找到阿尔普尔。右边是PLL内核编译语言的选择。中间是默认的项目存储目录，地址末尾加了\PLL_ctrl(意思是将文件PLL_ctrl存储在项目目录下)。单击下一步

4)接下来会有ALPLL的输入时钟，配置控制信号，配置输出时钟，仿真库文件，输出文件的设置，输出文件的设置。你要看清楚内容，有PLL_CTRL_inst和PLL_CTRL文件可以查。其他配置都很简单，你应该能看懂。配置完成后点击finish(点击FINISH后，会提示是否添加到项目，选择Yes)。

5)接下来将PLL_CTRL_inst实例化到项目中:将PLL_CTRL_inst文件中的内容复制到项目目录中，修改()中的内容，实际上是作为一个子函数调用的。选择输入信号和输出信号的正确引脚分配。

这就完成了一个简单的PLL时钟倍频。特定的倍频(或分频)可以修改PLL_CTRL文件中的系数。还有一点，烧录程序后，你要把实际的晶振时钟引到你的PLL输入信号端。

有什么不懂的，一起讨论，互相学习。